Проектирование цифровых устройств

  • Вид работы:
    Курсовая работа (т)
  • Предмет:
    Информатика, ВТ, телекоммуникации
  • Язык:
    Русский
    ,
    Формат файла:
    MS Word
    125,97 Кб
  • Опубликовано:
    2013-05-29
Вы можете узнать стоимость помощи в написании студенческой работы.
Помощь в написании работы, которую точно примут!

Проектирование цифровых устройств

Техническое задание

 

1. Произвести синтез цифрового устройства управления (ЦУУ) в базисах мультиплексоров, логических элементов Шеффера и Пирса в соответствии с заданным вариантом (приложения №1 и №2).

2. Произвести схемотехническое моделирование синтезированных схем ЦУУ с помощью программы Electronics Workbench (EWB).

3. Продемонстрировать работоспособность полученных моделей ЦУУ с индикацией заданных значений логической функции с помощью Word Generator из EWB и результата на выходе схемы.

1а). На основе двух- и трехвходовых логических элементов Шеффера.

б). На основе мультиплексоров с 2-мя и 4-мя информационными входами (два варианта) и двухвходовых логических элементах Пирса.

ЦУУ задано логической функцией от 5-ти двоичных переменных:

,

управляющие переменные - X2X0, X3.

2а). На основе двух- и трехвходовых логических элементов Пирса.

б). На основе мультиплексоров с 8-ю информационными входами и двухвходовых логических элементов Шеффера.

ЦУУ задано логической функцией от 6-ти двоичных переменных:

Y2=S(0,1,2,7,8,9,10,14,15,19,20,21,22,27,28,29,30,35,36,37,38,43,44,45,46,49, 50,55, 56,57,58,63),

управляющие переменные - X5X4X3.

 


1. Произвести синтез цифрового устройства управления (ЦУУ), заданного логической функцией от 5-ти переменных на основе двух- и трехвходовых логических элементов Шеффера


1.1 Табличная форма заданной логической функции

Табличная форма заданной логической функции, термы которой заданы в виде чисел в десятичной системе счисления, имеет вид:


У


1


4


6


7


8


10


11


13


14


16


17


18


19


20


24


26


28


29


30


31



Таким образом, СДНФ заданной функции имеет вид:

+++++++++++++++++++

1.2 МДНФ и Карта Карно заданной логической функции

Карта Карно, соответствующая заданной функции Y приведена в таблице №1.

Таблица №1.


000

001

011

010

110

111

101

100


00

1

1

1

1

01

1

1

1

1

1

11

1

1

1

1

1

1

10

1

1

1

1

1



.3 Минимизация карты Карно

Таблица №2.


1.4 Склейки карты Карно


Итоговая МДНФ будет выглядеть так:



Теперь реализуем на базисе двух- и трехвходовых логических элементов Шеффера логическую функцию, рассматривая в качестве ее аргументов элементарные дизъюнкции:

1.5 Обоснование выбора серий логических элементов

мультиплексор шеффер логический пирс

Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К 155, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (ТТЛ). Имеется свыше 100 наименований микросхем серии К 155. При всех своих преимуществах - высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости - эти микросхемы обладают большой потребляемой мощностью. Поэтому им на смену выпускают микросхемы серии К555, принципиальное отличие которых - использование транзисторов с коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их р-n-переходов. В результате при сохранении быстродействия микросхем серии К555 на уровне серии К155 удалось уменьшить ее потребляемую мощность примерно в 4…5 раз.

Двухвходовой логический элемент Шеффера

В качестве двухвходового логического элемента Шеффера оптимальным выбором будет микросхема К555ЛА3 и К555ЛА18. Микросхема представляет собой четыре логических элемента 2И-НЕ, два логических элемента 2И-НЕ, соответственно.

Трехвходовой логический элемент Шеффера

В качестве трехвходового логического элемента Шеффера оптимальным выбором будет микросхема К555ЛА4. Микросхема представляет собой четыре логических элемента 3И-НЕ.


2. Разработать функциональную схему ЦУУ, заданного логической функцией от 5-ти переменных на основе мультиплексоров с 2-мя и 4-мя информационными входами (два варианта) и двухвходовых логических элементах Пирса

) первый вариант

2.1 Табличная форма заданной логической функции

Табличная форма заданной логической функции, термы которой заданы в виде чисел в десятичной системе счисления, имеет вид:


2.2 Таблица, устанавливающая соответствие информационных входов мультиплексора 1-ого уровня заданным управляющим переменным

В качестве управляющей переменной выбрана x3.

У



1




4




6




7




8




10




11




13




14




16




17




18




19




20




24




26




28




29




30




31





2.3 Минимизация логических функций после выделения управляющих переменных на 1-ом уровне мультиплексирования

После выделения управляющих переменных для мультиплексоров 1-ого уровня, были получены следующие логические функции от четырех переменных, соответствующие входам мультиплексора 1-ого уровня мультиплексирования.

D01=++++++ +++

D11=++++++ +++++


2.4 Карты Карно, устанавливающие соответствие информационных входов мультиплексоров 2-ого уровня выбранным управляющим переменным

В качестве управляющих переменных выбраны переменные x2x0.

Согласно сделанному выбору соответствие информационных входов всех мультиплексоров 2-ого уровня выбранным управляющим переменным может быть продемонстрировано с помощью следующей карты Карно общего вида:


20

41

00

01

11

10

00

D0

D1

D3

D2

01

D0

D1

D3

D2

11

D0

D1

D3

D2

10

D0

D1

D3

D2

 

Карта Карно для логической функции, подаваемой на вход D01 мультиплексора 1-ого уровня

D01=++++++ +++


20

41

00

01

11

10

00


1


1

01



1

1

11

1

1



10

1

1


1


D0=

D1=+

D2=+3=

Карта Карно для логической функции, подаваемой на вход D11 мультиплексора 1-ого уровня

 

D11=++++++ +++++


20

41

00

01

11

10

00

1


1


01

1

1


1

11

1


1

1

10

1


1

1


D0=1

D1=

D2=

D3=

2.5 Минимизация логических функций после выделения управляющих переменных на 2-ом уровне мультиплексирования

После выделения управляющих переменных для мультиплексоров 2-ого уровня, были получены следующие логические функции от двух переменных, соответствующие входам мультиплексоров 2-ого уровня мультиплексирования.

1) D021=, D121=+, D221=, D321=

) D022=, D122=, D222=, D322=

2.6 Приведение к элементам Пирса

1) D0=, D1=, D2=, D3=

) D0=, D1=, D2=, D3=

2.7 Обоснование выбора серии логических элементов

Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К 155, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (ТТЛ). Имеется свыше 100 наименований микросхем серии К 155. При всех своих преимуществах - высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости - эти микросхемы обладают большой потребляемой мощностью. Поэтому им на смену выпускают микросхемы серии К555, принципиальное отличие которых - использование транзисторов с коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их р-n-переходов. В результате при сохранении быстродействия микросхем серии К555 на уровне серии К155 удалось уменьшить ее потребляемую мощность примерно в 4…5 раз.

Мультиплексор с 4-мя информационными входами

В качестве мультиплексора с 4-мя информационными входами оптимальным выбором будет микросхема К555КП2. Микросхема представляет собой сдвоенный селектор-мультиплексор 4-1 с общими входами выбора данных и раздельными входами стробирования. При высоком уровне напряжения на входе стробирования V соответствующий выход A/D устанавливается в состояние низкого уровня напряжения, в ином случае на выход приходит информация от выбранного входами С1, С2 информационного входа A/D0-A/D3.

Мультиплексор с 2-мя информационными входами

В качестве мультиплексора с 2-мя информационными входами оптимальным выбором будет микросхема К555КП16. Микросхема представляет собой счетверённый селектор-мультиплексор 2-1 с общими входами выбора данных и нераздельными входами стробирования.

Двухвходовые логические элементы Пирса

В качестве двухвходового логического элемента Пирса оптимальным выбором будет микросхема К555ЛЕ1. Микросхема представляет собой четыре логических элемента 2ИЛИ-НЕ.

2.8 Функциональная схема цифрового управляющего устройства

Функциональная схема разработанного цифрового управляющего устройства на основе мультиплексоров с 4-мя и 2-мя информационными входами и элементов Пирса представлена на рисунке №2.

2) второй вариант

2.9 Таблица, устанавливающая соответствие информационных входов мультиплексора 1-ого уровня заданным управляющим переменным

В качестве управляющих переменных выбраны x2х0

У





1






4






6






7






8






10






11






13






14






16






17






18






19






20






24






26






28






29






30






31







2.10 Минимизация логических функций после выделения управляющих переменных на 1-ом уровне мультиплексирования

После выделения управляющих переменных для мультиплексоров 1-ого уровня, были получены следующие логические функции от трёх переменных, соответствующие входам мультиплексора 1-ого уровня мультиплексирования.

D01=+++++

D11=+++

D21=+++++

D31=+++

2.11 Карты Карно, устанавливающие соответствие информационных входов мультиплексоров 2-ого уровня выбранным управляющим переменным

В качестве управляющей переменной выбрана переменная x2.

Согласно сделанному выбору соответствие информационных входов всех мультиплексоров 2-ого уровня выбранным управляющим переменным может быть продемонстрировано с помощью следующей карты Карно общего вида:


3

41

0

1

 

00

D0

D1

 

01

D0

D1

 

11

D0

D1

 

10

D0

D1

 

 

Карта Карно для логической функции, подаваемой на вход D01 мультиплексора 1-ого уровня

 

D01=+++++


0

1

00


1

01


1

11

1

1

10

1

1


D0=

D1=

Карта Карно для логической функции, подаваемой на вход D11 мультиплексора 1-ого уровня

D11=+++


0

1

00

1


01


1

11

1


10

1



D0=

D1=

Карта Карно для логической функции, подаваемой на вход D21 мультиплексора 1-ого уровня.

 

D21=+++++


0

1

00

1


01

1

1

11


1

10

1

1


D0=

D1=

 

Карта Карно для логической функции, подаваемой на вход D31 мультиплексора 1-ого уровня

D31=+++

 


0

1

00


1

01

1


11


1

10


D0=

D1=

2.12 Минимизация логических функций после выделения управляющих переменных на 2-ом уровне мультиплексирования

После выделения управляющих переменных для мультиплексоров 2-ого уровня, были получены следующие логические функции от двух переменных, соответствующие входам мультиплексоров 2-ого уровня мультиплексирования.

1) D021=, D121=

) D022=, D122=

) D023=, D123=

) D024=, D124=

2.13 Приведение к элементам Пирса

) D0=, D1=

) D0=, D1=

) D0=, D1=

) D0=, D1=

2.14 Обоснование выбора серии логических элементов

Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К 155, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (ТТЛ). Имеется свыше 100 наименований микросхем серии К 155. При всех своих преимуществах - высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости - эти микросхемы обладают большой потребляемой мощностью. Поэтому им на смену выпускают микросхемы серии К555, принципиальное отличие которых - использование транзисторов с коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их р-n-переходов. В результате при сохранении быстродействия микросхем серии К555 на уровне серии К155 удалось уменьшить ее потребляемую мощность примерно в 4…5 раз.

Мультиплексор с 4-мя информационными входами

В качестве мультиплексора с 4-мя информационными входами оптимальным выбором будет микросхема К555КП2. Микросхема представляет собой сдвоенный селектор-мультиплексор 4-1 с общими входами выбора данных и раздельными входами стробирования. При высоком уровне напряжения на входе стробирования V соответствующий выход A/D устанавливается в состояние низкого уровня напряжения, в ином случае на выход приходит информация от выбранного входами С1, С2 информационного входа A/D0-A/D3.

Мультиплексор с 2-мя информационными входами

В качестве мультиплексора с 2-мя информационными входами оптимальным выбором будет микросхема К555КП16. Микросхема представляет собой счетверённый селектор-мультиплексор 2-1 с общими входами выбора данных и нераздельными входами стробирования.

Двухвходовые логические элементы Пирса

В качестве двухвходового логического элемента Пирса оптимальным выбором будет микросхема К555ЛЕ1. Микросхема представляет собой четыре логических элемента 2ИЛИ-НЕ.

2.15 Функциональная схема цифрового управляющего устройства

Функциональная схема разработанного цифрового управляющего устройства на основе мультиплексоров с 4-мя и 2-мя информационными входами и элементов Пирса представлена на рисунке №3.

 



3. Произвести синтез цифрового устройства управления (ЦУУ), заданного логической функцией от 6-ти переменных на основе двух- и трехвходовых логических элементов Пирса


3.1 Табличная форма заданной логической функции

Табличная форма заданной логической функции, минтермы которой заданы в виде чисел в десятичной системе счисления, имеет вид:

Y2=S(0,1,2,7,8,9,10,14,15,19,20,21,22,27,28,29,30,35,36,37,38,43,44,45,46,49, 50,55, 56,57,58,63),


0


1


2


7


8


9


10


14


15


19


20


21


22


27


28


29


30


35


36


37


38


43


44


45


46


49


50


55


56


57


58


63



Таким образом, СДНФ заданной функции имеет вид:

+++++++++++++++++++++++++++++++

3.2 Карта Карно заданной логической функции

Карта Карно заданной логической функции имеет следующий вид:


Таблица №6.


000

001

011

010

110

111

101

100

000

1

1


1


1



001

1

1


1

1

1



011



1


1


1

1

010



1


1


1

1

110


1


1


1



111

1

1


1


1



101



1


1


1

1

100



1


1


1

1


3.3 Минимизация карты Карно

Таблица №7.


3.4 Склейки карты Карно и МДНФ функции


Итоговая МДНФ будет выглядеть так:


Перевод в базис ИЛИ-НЕ:



.5 Обоснование выбора серий логических элементов

Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К 155, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (ТТЛ). Имеется свыше 100 наименований микросхем серии К 155. При всех своих преимуществах - высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости - эти микросхемы обладают большой потребляемой мощностью. Поэтому им на смену выпускают микросхемы серии К555, принципиальное отличие которых - использование транзисторов с коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их р-n-переходов. В результате при сохранении быстродействия микросхем серии К555 на уровне серии К155 удалось уменьшить ее потребляемую мощность примерно в 4…5 раз.

Двухвходовой логический элемент Пирса

В качестве двухвходового логического элемента Пирса оптимальным выбором будет микросхема К555ЛЕ1. Микросхема представляет собой четыре логических элемента 2ИЛИ-НЕ, два логических элемента 2ИЛИ-НЕ, соответственно.

Трехвходовой логический элемент Пирса

В качестве трехвходового логического элемента Пирса оптимальным выбором будет микросхема К555ЛЕ5. Микросхема представляет собой четыре логических элемента 3ИЛИ-НЕ.


4. Разработать функциональную схему ЦУУ, заданного логической функцией от 6-ти переменных на основе мультиплексоров с 8-ю информационными входами и двухвходовых логических элементов Шеффера

.1 Табличная форма заданной логической функции

Табличная форма заданной логической функции, термы которой заданы в виде чисел в десятичной системе счисления, имеет вид:

Y2=S(0,1,2,7,8,9,10,14,15,19,20,21,22,27,28,29,30,35,36,37,38,43,44,45,46,49, 50,55, 56,57,58,63)


Y2

N








0










1










2










7










8










9










10










14










15










19










20










21










22










27










28










29










30










35










36










37










38










43










44










45










46










49










50










55










56










57










58










63













4.2 Карта Карно заданной логической функции

Карта Карно, соответствующая заданной функции Y2 приведена в таблице №4.

Таблица №4.


000

001

011

010

110

111

101

100

000

1

1


1


1



001

1

1


1

1

1



011



1


1


1

1

010



1


1


1

1

110


1


1


1



111

1

1


1


1



101



1


1


1

1

100



1


1


1

1


4.3 Карта Карно, устанавливающая соответствие информационных входов мультиплексора заданным управляющим переменным

Согласно заданию в качестве управляющих переменных выбраны переменные x5x4x3.

Таблица №5.


000

001

011

010

110

111

101

100

000

D0

D0

D0

D0

D0

D0

D0

D0

001

D1

D1

D1

D1

D1

D1

D1

D1

011

D3

D3

D3

D3

D3

D3

D3

D3

010

D2

D2

D2

D2

D2

D2

D2

D2

110

D6

D6

D6

D6

D6

D6

D6

D6

111

D7

D7

D7

D7

D7

D7

D7

D7

101

D5

D5

D5

D5

D5

D5

D5

D5

100

D4

D4

D4

D4

D4

D4

D4

D4


4.4 Минимизация логических функций после выделения управляющих переменных и приведение к элементам Шеффера

Функции D0-D7 подлежат реализации на элементах Шеффера. Для исключения аппаратной избыточности ЦУУ, полученные логические функции необходимо минимизировать. Для минимизации используется формальный метод карт Карно.

 

Минимизация логической функции D0.

D0

10

2

00

01

11

10

0

1

1


1

1



1



 

Минимизация логической функции D1

D1

10

2

00

01

11

10

0

1

1


1

1



1

1


D2

10

2

00

01

11

10

0



1


1

1

1


1



 

Минимизация логической функции D3.

D3

10

2

00

01

11

10

0



1


1

1

1


1



Минимизация логической функции D4.

D4

10

2

00

01

11

10

0



1


1

1

1


1



Минимизация логической функции D5.

D5

10

2

00

01

11

10

0



1


1

1

1


1



Минимизация логической функции D6.

D6

10

2

00

01

11

10

0


1


1

1



1





Минимизация логической функции D7

D7

10

2

00

01

11

10

0

1

1


1

1



1




Получаем:


4.5 Обоснование выбора серии логических элементов

Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К 155, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (ТТЛ). Имеется свыше 100 наименований микросхем серии К 155. При всех своих преимуществах - высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости - эти микросхемы обладают большой потребляемой мощностью. Поэтому им на смену выпускают микросхемы серии К555, принципиальное отличие которых - использование транзисторов с коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их р-n-переходов. В результате при сохранении быстродействия микросхем серии К555 на уровне серии К155 удалось уменьшить ее потребляемую мощность примерно в 4…5 раз.

Мультиплексор с 8-ю информационными входами

В качестве мультиплексора с 8-ю информационными входами оптимальным выбором будет микросхема К555КП7. Микросхема представляет собой селектор-мультиплексор на восемь каналов со стробированием. В зависимости от установленного на входах A, B, C кода разрешает прохождение сигнала на выходы Y1 и Y2 только от одного из восьми информационных входов D0-D7, при этом на входе стробирования V должно быть установлено напряжение низкого уровня. При высоком уровне напряжения на входе V выход Y1 устанавливается в состояние низкого уровня напряжения, а выход Y2 соответственно в состояние высокого уровня.

Двухвходовые логические элементы Шеффера

В качестве логического элемента Шеффера оптимальным выбором будет микросхема К555ЛА3. Микросхема представляет собой четыре логических элемента 2И-НЕ.


4.6 Функциональная схема цифрового управляющего устройства

Функциональная схема разработанного цифрового управляющего устройства на основе мультиплексора с 8-ю информационными входами и элементов Шеффера представлена на рисунке №5.

4.7 Сравнение вариантов синтеза Цифрового Устройства Управления

Как видно из спецификации к функциональным схемам, Цифровое Устройство Управления на основе мультиплексора имеет меньше микросхем, а значит при таком синтезе схема потребляет меньше мощности и выигрывает по стоимости.

Также при сравнении двух вариантов синтеза микросхем на основе мультиплексоров, мы видим важность правильного выбора управляющих переменных, так как при этом также можно уменьшить количество микросхем, а следовательно потребляемую мощность и стоимость.


5. Спецификация

мультиплексор шеффер логический пирс

В процессе проектирования были выбраны следующие микросхемы серии 555.

Наименование

Описание

Количество

К555ЛА3

2-х входовой элемент И-НЕ

37

К555ЛА4

3-х входовой элемент И-НЕ

13

К555ЛА18

2-х входовой элемент И-НЕ

1

К555ЛЕ1

2-х входовой элемент ИЛИ-НЕ

82

К555ЛЕ5

3-х входовой элемент ИЛИ-НЕ

16

К555КП2

Сдвоенный селектор-мультиплексор 4-1 со стробом

2

К555КП16

Счетверённый селектор-мультиплексор 2-1 со стробом

2

К555КП7

Селектор мультиплексор 8-1 со стробом

1




Вывод


При проектировании цифровых устройств, целесообразно применять схемы со средним уровнем интеграции. Это даёт возможность получить более дешёвый конечный продукт, чем в случае использования схем с низкой степенью интеграции.

В ходе выполнения работы, схемы, построенные на ИМС средней степени интеграции оказались значительно проще, а для их реализации потребовалось меньшее количество элементов. Это и подтверждает приведённое выше утверждение.

Похожие работы на - Проектирование цифровых устройств

 

Не нашли материал для своей работы?
Поможем написать уникальную работу
Без плагиата!