Вычислительные системы и микропроцессорная техника
3. РЕГИСТРОВАЯ РЕАЛИЗАЦИЯ
УСТРОЙСТВА.
Комбинационная реализация
устройства, построенная на основе операционного синтеза, обладая (по
сравнению со схемой на РПЗУ) лучшим быстродействием, обладает
недостатком - объем устройства растет пропорционально длине входного
кода.
За основу построения
регистрового варианта устройства положим идею преобразования входного
параллельного кода в последовательный с последующим преобразованием
последовательного кода в выходной параллельный. Такое преобразование
должно начинаться с момента прихода входного кода и сигнала СТРОБ и
заканчиваться наступлением момента отсутствия во входном коде единичных
значений с генерацией импульса считывания УСЧИТ. Задача преобразования
распадается на две подзадачи: преобразование входного параллельного
кода в последовательный и получение выходного параллельного
позиционного кода по последовательному.
Первую задачу можно
решать двумя путями: использовать мультиплексор или сдвиговый регистр.
Для первого варианта входной код надо фиксировать на все время
преобразования. Для второго варианта достаточно выставить входной код
на время сигнала СТРОБ.
Для выполнения второй задачи
целесообразно формировать признак очищения входного регистра от единиц.
Само формирование выходного кода можно выполнять на сдвиговом
регистре. Появление каждой единицы во входном коде будет приводить к
сдвигу в выходном регистре с последовательным вводом в него нуля.
Такое построение позволяет ускорить процесс обработки, поскольку
последние нули во входном коде преобразованию не подвергаются.
3.1. РАЗРАБОТКА БЛОК-СХЕМЫ
АЛГОРИТМА И СОСТАВЛЕНИЕ ОПЕРАЦИОННОГО ОПИСАНИЯ.
Блок-схема алгоритма по
выбранному варианту изображена на рис. 3.1. Соответствующее этой
блок-схеме операционное описание синтезируемого устройства представлено
на рис. 3. 2. Сигналы УЗВХ и УЗВЫ эквивалентны и их можно заменить
сигналом УЗАП. Проверку на ноль регистра РГВХ можно осуществить с
помощью операции ИЛИ-НЕ. Текст микропрограммы, учитывающей вышесказанное,
представлен на рис. 3. 3. Регистр входного кода (РГВХ) сдвигается влево,
в старший разряд при этом заносится ноль. Выходной регистр сдвигается
вправо, в младший разряд которого также заносится ноль.
Микропрограмма 1
Микропрограмма ПРЕОБРАЗОВАНИЕ1
Переменные:
входные : Х{1:16},
СТРОБ;
внутренние: РГВХ{1:16},
РГВЫ{1:16};
выходные : Y{1:16}=РГВЫ{1:16},
УСЧИТ;
Признаки :
Р1=СТРОБ;
Р2=(РГВХ{1:16}=0);
Р3=РГВХ{Х1};
Процедура
М1 если
¬Р1, то М1;
УЗВХ: РГВХ=Х;
УЗВЫ: РГВЫ{1:16}=1;
М2 если
Р2, то М4;
если
¬Р3, то М3;
УСВЫ: РГВЫ=0.РГВЫ{1:15};
М3 УСВХ: РГВХ=РГВХ{2:16}.0;
идти
к М2;
М4 УСЧИТ: ;
конец
.
Рис. 3. 2. Микропрограмма 1.
Микропрограмма 2
Микропрограмма ПРЕОБРАЗОВАНИЕ1
Переменные:
входные : Х{1:16},
СТРОБ;
внутренние: РГВХ{1:16},
РГВЫ{1:16};
выходные : Y{1:16}=РГВЫ{1:16},
УСЧИТ;
Признаки :
Р1=СТРОБ;
Р2=¯РГВХ{1:16};
Р3=РГВХ{Х1};
Процедура
М1 если
¬Р1, то М1;
УЗАП: РГВХ=Х;
РГВЫ{1:16}=1;
М2 если
Р2, то М4;
если
¬Р3, то М3;
УСВЫ: РГВЫ=0.РГВЫ{1:15};
М3 УСВХ: РГВХ=РГВХ{2:16}.0;
идти
к М2;
М4 УСЧИТ: ;
конец
.
Рис. 3. 3. Микропрограмма 2.
3. 2. ФУНКЦИОНАЛЬНАЯ СХЕМА РЕГИСТРОВОЙ РЕАЛИЗАЦИИ.
Функциональная схема
операционного автомата, составленная в соответствии с микропрограммой 2,
изображена на рис. 3. 4.
3. 2. 1. УПРАВЛЯЮЩИЙ
АВТОМАТ С ЖЕСТКОЙ ЛОГИКОЙ.
Управляющий автомат с
жесткой логикой будем реализовывать в виде конечного автомата. На рис.
3. 5 представлены граф - схемы алгоритмов для автоматов Мура (a) и
Мили (б), соответствующие микропрограмме на рис. 3. 3. Графы переходов
для автоматов Мура и Мили, полученные из граф-схем алгоритмов,
изображены на рис. 3. 6. Будем строить автомат Мили, поскольку он
имеет два состояния и реализуется на одном JK-триггере.
Таблица
3.1.
УЗАП=Р1*¬ Q;
УСВХ=¬Р2*Q;
УСЧИТ=Р2*Q;
УСВЫ=Р3*УСВХ;
J= Р1;
K=P2.
Функциональная
схема УА представлена на рис.3.4а.
Рис 3.4.а. Функциональная схема УА регистровой
реализации устройства
Таблица
3.2.
Таблица
3.3.
3. 2. 2 УПРАВЛЯЮЩИЙ
АВТОМАТ С ПРОГРАММИРУЕМОЙ ЛОГИКОЙ.
Каноническая форма микропрограммы
синтезируемого устройства приведена в таблице 3. 2. При использовании
принудительной адресации строки 4 и 5, 6 и 7, 8 и 9 можно
объединить. Тогда каноническая форма операционного описания для случая
принуди-тельной адресации примет вид, представленный в таблице 3. 3.
Формат микрокоманды для
принудительной адресации представлен на рис. 3. 7. Для естественной
адресации микрокоманды представляются в двух форматах, показанных на
рис. 3. 8 . Первый разряд микрокоманды определяет признак: 0 -
операционная, 1 - управляющая микрокоманда. По каноническим операционным
описаниям получаем кодовые выражения микропрограмм ( таблицы 3.4, 3.5).
Для хранения микропрограммы с естественной адресацией требуется 80 бит
(табл.3.4), а для УА с принудительной адресацией - 70 бит (табл.3.5).
Принимаем принудительный способ адресации. Функциональная схема УА с
принудительной адресацией представлена на рис. 3. 9.
Рис. 3.7. Формат микрокоманды с принудительной адресацией.
Рис. 3.8. Форматы микрокоманд с естественной адресацией.
Таблица
3.4.
Таблица
3.5.
Управляющие сигналы формируются
регистром микрокоманды (РМК), в который микрокоманда переписывается из
ПЗУ микрокоманд по адресу, находящемуся в счетчике адреса (СЧА).
Начальный адрес (000) устанавливается сигналом СБРОС , и УА ожидает
прихода сигнала СТРОБ для продолжения работы. При построении
принципиальной схемы выбираем УА с жесткой логикой, поскольку он
имеет более простую организацию, чем УА с программируемой логикой.
Принципиальная схема УА с микропрограммным управлением представлена на
рис.3.9а.
Рис.3.9а. Принципиальная
схема микропрограммного УА.
Рис.3.9а. Принципиальная
схема микропрограммного
УА (Продолжение).
3. 3. ПРИНЦИПИАЛЬНАЯ СХЕМА РЕГИСТРОВОЙ РЕАЛИЗАЦИИ.
Примем в качестве
элементной базы микросхемы серии К155, так как они обеспечивают
устойчивую работу на частоте 5 МГц.
Принципиальная схема устройства,
построенная на основе функциональной схемы, представленной на рис. 3.
4, и таблицы переходов и выходов УА (табл. 3.1), приведена на рис.
3.10, а временные диаграммы ее работы - на рис. 3.11.
Входной регистр и
регистр преобразования построены на парах сдвиговых регистров К155ИР13.
При двух единицах на входах S0, S1 в регистры заносится параллельный
код. При S0=0, а S1=1 осуществляется сдвиг влево. При инверсии
сигналов производится обратный сдвиг. Для регистра преобразования сигнал
УСВЫ будем тактировать:
УСВЫ=(УСВХ*Р3)t=(¬УСВХ¯¬P3)/t.
Устройство требует для своего
построения 11 корпусов микросхем.
4. ПРОГРАММНАЯ РЕАЛИЗАЦИЯ
ФУНКЦИИ УСТРОЙСТВА.
Алгоритм программы, реализующей
функции заданного устройства, приведен на рис. 4. Программа реализующая
данный алгоритм приведена в таблице 4.
Таблица
4.